

Cognome e Nome	
Matricola	
Data	19 Giugno 2009

Prova Scritta di Complementi di Elettronica II


19 Giugno 2009

Sia $V_{DD}=1.8V$ e si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET	n-MOS a Svuotamento
V_{TO}	0.4 [V]	-0.4 [V]	-1.0[V]
β'	210 [$\mu A/V^2$]	140 [$\mu A/V^2$]	140 [$\mu A/V^2$]
C_{ox}	14 [fF/ μm^2]	14 [fF/ μm^2]	14 [fF/ μm^2]
C_{GS0}	0.55 [fF/ μm]	0.55 [fF/ μm]	0.55 [fF/ μm]
C_{j0}	3 [fF/ μm^2]	3 [fF/ μm^2]	3 [fF/ μm^2]
K_{eq}	0.68	0.68	0.68
L_{MIN}	0.18 μm	0.18 μm	0.18 μm

Se non diversamente specificato si assuma per tutti i transistori $L=L_{MIN}$. Si riportino negli spazi bianchi all'interno del testo l'espressione analitica e, quando richiesto, il valore numerico dei risultati.

In figura si mostra un circuito in cui tutti i gate sono realizzati in tecnologia Fully CMOS e sono dimensionati in modo da avere tempi di salita e discesa uguali. L'invertitore I1 ha dimensionamento minimo e parte dell'esercizio richiede di valutare la necessità di inserire invertitori al posto dei punti indicati in figura.



- 1) (8 Punti). In base ai parametri tecnologici riportati in tabella si calcolino il ritardo caratteristico della tecnologia t_{p0} , la capacità di ingresso C_{inv1} di un invertitore a dimensionamento minimo ed il *parasitic effort* p_{inv} dell'invertitore. A tal scopo si assuma che la lunghezza delle estensioni di *source* e *drain* sia $L_{SD}=2L_{MIN}$.

Si determini inoltre il *logical* e *parasitic effort* dei *gate* usati nel circuito.

2) (10 Punti). Si determini la relazione fra la capacità di ingresso C_{NOR} e C_{NAND} dei *gate* NOR e NAND affinché siano uguali i ritardi dall'ingresso al nodo $O1$ e dall'ingresso al nodo $O2$. Si calcoli quindi il *branching effort* b_x al nodo X per il percorso di segnale che porta ad $O2$.

3) (8 Punti). Si calcoli il numero di invertitori da aggiungere per minimizzare il ritardo del circuito. Si determini quindi il dimensionamento di tutti i *gate* del circuito (esprimendolo in termini di capacità di ingresso dei *gate* stessi) e si calcoli il valore numerico del ritardo ottimizzato.